PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-227557

(43)Date of publication of application: 17.08.1992

(51)Int.CI.

GO6F 13/16 GO6F 13/36

G06F 13/40

(21)Application number: 03-105536

(71)Applicant: HITACHI LTD

(22)Date of filing:

10.05.1991

(72)Inventor:

OKAZAWA KOICHI

MOCHIDA TETSUYA

KIMURA KOICHI KAWAGUCHI HITOSHI YUNO KAZUHARU KOBAYASHI ICHIJI

(30)Priority

Priority number: 02144301

Priority date: 04.06.1990


Priority country: JP

(54) BUS SYSTEM FOR INFORMATION PROCESSING UNIT

(57)Abstract:

PURPOSE: To maximize the use efficiency of three kinds of bus, i.e., a system bus, a memory bus, and a processor bus.

CONSTITUTION: The processor bus 111 where processors 101 are connected, the memory bus 112 where a main memory 104 is connected, and the system bus 113 where input/output devices 105 are connected are connected to a three- forked line connection control means 103. The respective address buses and control buses of the processor bus 111, memory bus 112, and system bus 113 are connected to the three-forked line connection control means 103 to transfer addresses and control signals mutually and a bus memory connection controller which generates a data bus control signal is provided. Further, the data buses of the processor bus, memory bus, and system bus are connected to the threeforked line connection control means 103, which has a data bus switch for mutually transferring data on those data buses according to a data bus control signal.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

BEST AVAILABLE COPY

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-227557

(43)公開日 平成4年(1992)8月17日

(51) Int.Cl. ⁵		識別記号	庁内整理番号	FΙ	技術表示箇所
G06F	13/16	5 1 0	8841-5B		
	13/36	520 D	7052-5B		
	13/40	3 1 0	7052-5B		

審査請求 未請求 請求項の数20(全 14 頁)


(21)出顯番号	特顧平3-105536	(71)出願人	000005108
(00) (1177)			株式会社日立製作所
(22)出顧日	平成3年(1991)5月10日		東京都千代田区神田駿河台四丁目6番地
		(72)発明者	阿澤 宏一
(31)優先権主張番号	特願平2-144301		神奈川県横浜市戸塚区吉田町292番地株式
(32)優先日	平2(1990)6月4日		会社日立製作所マイクロエレクトロニクス
(33)優先権主張国	日本(JP)		機器開発研究所内
	i	(72)発明者	持田 哲也
			神奈川県横浜市戸塚区吉田町292番地株式
			会社日立製作所マイクロエレクトロニクス
			機器開発研究所內
		(74)代理人	弁理士 小川 勝男
•			
			最終頁に続く

(54) 【発明の名称】 情報処理装置用バスシステム

(57)【要約】 (修正有)

【目的】システムバス、メモリバス、プロセッサバスの 三種の各パスの使用効率を最大とする。

【構成】プロセッサ101が接続されたプロセッサバス111と、メインメモリ104が接続されたメモリバス112と、入出力デバイス105が接続されたシステムバス113とが三叉路接続コントロール手段103に接続される。この三叉路接続コントロール手段103に接続される。この三叉路接続コントロール手段103には、プロセッサバス111、メモリバス112、システムバス113のそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号を発生するバス・メモリ接続コントローラを有する。又、この三叉路接続コントロール手段103には、プロセッサバス、メモリバス、システムバスのそれぞれのデータバスが接続され、データバス制御信号に応じてこれらのデータバス上のデータを相互に転送するデータバススイッチを有する。



【特許請求の範囲】

【請求項1】情報処理装置のバスシステムであって、少 なくとも一つのプロセッサが接続されたプロセッサバス と、主記憶メモリに接続されたメモリバスと、少なくと も一つの接続デバイスが接続されたシステムバスと、該 プロセッサバス、該メモリバス、該システムバスのそれ ぞれのコントロールパス及びアドレスバスが接続され、 データパス制御信号を発生すると共に、前記プロセッサ パス、前記メモリパス、前記システムパスの少なくとも 一つにコントロール信号、アドレス信号を発生する接続 10 コントローラと、前配プロセッサパス、前配メモリバ ス、前記システムバスのそれぞれのデータバスが接続さ れ、該接続コントローラからの該データパス制御信号に 基づき、前記プロセッサバス、前記メモリバス、前記シ ステムパスの一つの該データバス上のデータを前記プロ セッサバス、前記メモリバス、前記システムバスの他の 一つの前記データパス上に直接転送するためのデータス イッチ手段とからなることを特徴とする情報処理装置用 パスシステム。

【睛求項2】前記データスイッチ手段は前記プロセッサ 20 パス、前記メモリパス、前配システムパスのそれぞれの 前記データバス上の該データをラッチするラッチ手段 と、前記プロセッサバス、前記メモリバス、前記システ ムパスのそれぞれに対応して設けられ、自己以外の二つ の該ラッチ手段の出力を選択する第一のセレクト手段 と、前記データパス制御信号が入力され、前記データバ ス制御信号に応じて、該第一のセレクト手段のセレクト 信号を発生する第一の発生手段とからなることを特徴と する請求項1記載の情報処理装置用パスシステム。

【請求項3】前記接続コントローラは、前記プロセッサ 30 パス及び前記システムパスのそれぞれの前記アドレスパ ス上に送出されてきたアドレス信号を選択し、前記メモ リバスの前記アドレスバスに送出する第二のセレクト手 段と、前記プロセッサバス及び前記システムバスのそれ ぞれの前記コントロールパス及び前記アドレスパス上に 送出されてきたコントロール信号及び該アドレス信号が 入力され、少なくとも前記データバス制御信号、該第二 のセレクト手段のセレクト信号、及び前配メモリバスの 前記コントロールパスに送出する前記コントロール信号 請求項1記載の情報処理装置用パスシステム。

【請求項4】前記プロセッサバスには少なくとも一つの キャシュメモリシステムが接続されていることを特徴と する請求項1記載の情報処理装置用パスシステム。

【請求項5】前記プロセッサバスに接続された前記プロ セッサにキャシュメモリシステムが接続されていること を特徴とする請求項1記載の情報処理装置用バスシステ

【請求項6】前記プロセッサパス、前記メモリバス、前

スであることを特徴とする請求項1記載の情報処理装置 用パスシステム。

【請求項7】前記プロセッサバス、前記メモリバス、前 記システムバスのそれぞれがアドレス・データ多重型バ スであることを特徴とする請求項1記載の情報処理装置 用パスシステム。

【請求項8】少なくともプロセッサ、メインメモリ、入 出力デバイスを有する情報処理装置のバスシステムであ って、少なくとも一つの該プロセッサが接続されたプロ セッサパスと、該メインメモリに接続されたメモリパス と、少なくとも一つの該入出力デバイスが接続されたシ ステムパスと、該プロセッサバス、該メモリバス、該シ ステムバスのそれぞれのコントロールバス及びアドレス バスが接続され、前記プロセッサバス、前記メモリバ ス、前記システムパスのそれぞれのデータバス上のデー 夕のパス切り替え用のデータパス制御信号を発生すると 共に、前記プロセッサバス、前記メモリバス、前記シス テムパスの少なくとも一つにコントロール信号、アドレ ス信号を発生する接続コントローラと、前記プロセッサ パス、前記メモリパス、前記システムバスのそれぞれの **該データパスが接続され、該接続コントローラからの該** データバス制御信号に基づき、前記プロセッサバス、前 記メモリパス、前記システムパスの一つの前記データバ ス上の前記データを、他の一つの前記データバス上に転 送するためのデータスイッチ手段とからなることを特徴 とする情報処理装置用パスシステム。

【請求項9】前記データスイッチ手段は前記プロセッサ パス、前配メモリパス、前配システムパスのそれぞれの 前記データバス上の前記データをそれぞれラッチするラ ッチ手段と、前記プロセッサパス、前記メモリパス、前 . 記システムバスのそれぞれに対応して設けられ、自己以 外の二つの該ラッチ手段の出力を選択する第一のセレク ト手段と、前記データバス制御信号が入力され、前記デ ータパス制御信号に応じて、該第一のセレクト手段のセ レクト信号を発生する第一の発生手段とからなることを 特徴とする請求項8記載の情報処理装置用パスシステ

【請求項10】前記接続コントローラは、前記プロセッ サパス及び前記システムパスのそれぞれの前記アドレス を発生する第二の発生手段とからなることを特徴とする 40 パス上に送出されてきたアドレス信号を選択し、前記メ モリバスの前記アドレスバスに送出する第二のセレクト 手段と、前記プロセッサパス及び前記システムパスの前 記コントロールバス及び前記アドレスバス上に送出され てきた少なくともコントロール信号が入力され、前記デ ータパス制御信号及び該第二のセレクト手段のセレクト 信号を発生する第二の発生手段とからなることを特徴と する請求項8記載の情報処理装置用バスシステム。

【請求項11】前記接続コントローラは、前記データバ ス制御信号に基づき、前記プロセッサバスと前記メモリ 記システムパスのそれぞれがアドレス・データ分離型パ 50 パスの運動動作を行うことを特徴とする請求項8記載の

情報処理装置用パスシステム。

【請求項12】 前記接続コントローラは、前記データパ ス制御信号に基づき、前記システムパスと前記メモリバ スの連動動作を行うことを特徴とする請求項8記載の情 報処理装置用パスシステム。

【請求項13】プロセッサ、メインメモリ、入出カデバ イスを有する情報処理装置のパスシステムにおいて、少 なくとも一つの該プロセッサが接続されたプロセッサバ スと、該メインメモリに接続されたメモリバスと、少な スと、該プロセッサバス、該メモリバス、該システムバ スのそれぞれが接続され、前記プロセッサバスと前記シ ステムパス上のコントロール信号及びアドレス信号に基 づき、前記プロセッサバス、前記メモリバス、前記シス テムバスのそれぞれのデータバス上のデータのバスを切 り替えるためのデータパス制御信号を発生すると共に、 **該データバス制御信号に基づき、前記プロセッサバス、** 前記メモリバス、前記システムバスの一つの前記データ パス上の前記データを、他の一つの前記データパス上に 転送する接続コントロール手段とからなることを特徴と 20 パスとメモリバスが個々にシステムパスに接続されてい する情報処理装置用パスシステム。

【請求項14】前記接続コントロール手段は、前記プロ セッサバス、前記メモリバス、前記システムバスのそれ ぞれの前記データバスが接続され、前記データバス制御 信号に基づき、前記プロセッサバス、前記メモリバス、 前記システムバスの一つの前記データバス上の前記デー タを、他の一つの前記データバス上に転送するためのデ ータスイッチ手段を有することを特徴とする請求項13 記載の情報処理装置用パスシステム。

セッサバスと前記システムバスのそれぞれの前記アドレ ス信号を選択し、前配メモリバスの前配アドレスパスに 送出するセレクト手段を有することを特徴とする請求項 14記載の情報処理装置用パスシステム。

【請求項16】前記接続コントロール手段は、前記プロ セッサバスと前記システムパス上の前記コントロール信 号及び前記アドレス信号が入力され、前記データパス制 御信号と、前配セレクト手段のセレクト信号を発生する 発生手段を有することを特徴とする請求項15記載の情 報処理装置用パスシステム。

【請求項17】前配プロセッサパスには少なくとも一つ のキャシュメモリシステムが接続されていることを特徴 とする請求項13記載の情報処理装置用パスシステム。

【請求項18】前記プロセッサバスに接続された前記プ ロセッサにキャシュメモリシステムが接続されているこ とを特徴とする請求項13記載の情報処理装置用パスシ ステム。

【請求項19】前記プロセッサバス、前記メモリバス、 前記システムバスのそれぞれがアドレス・データ分離型 装置用パスシステム。

【請求項20】 前記接続コントロール手段には、前記プ ロセッサパスとは別の、少なくとも一個のプロセッサが 接続された第二のプロセッサバスが接続されていること を特徴とする請求項13記載の情報処理装置用パスシス

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ワークステーション、 くとも一つの該入出力デバイスが接続されたシステムバ 10 パーソナルコンピュータ、ワードプロセッサ等の情報処 理装置に使用されるパスシステムに関する。

[0002]

【従来の技術】情報処理装置内のパスシステムは従来、 パイト、14巻、12号(1989)、第417頁~4 24頁、(BYTE, Volume 14, Number 12 (1989), pp. 417~424) OL. Brett Glass, "INSIDEEISA" に述べられているバ スシステムのように、メモリパスとシステムパスが個々 にプロセッサバスに接続されているか、又はプロセッサ る構成となっていた。

[0003]

【発明が解決しようとする課題】前者は、システムバス とメモリバスが連動動作するいわゆるダイレクトメモリ アクセス (Direct Memory Access, 以下DMA) の 際に、プロセッサバスが独立動作ができないため、プロ セッサバスの使用効率が悪くなる。一方、後者は、プロ セッサバスとメモリバスが連動動作する、いわゆるメイ ンメモリアクセスの際にシステムパスが独立動作できな 【請求項15】前記接続コントロール手段は、前記プロ 30 いため、システムバスの使用効率が悪くなるという問題 があった。

> 【0004】なお、これらの従来のパスシステムの構成 と問題点については、後に図面を用いて詳述する。

> 【0005】本発明の目的は各バスの使用効率を最大と する情報処理装置のパスシステムを提供することにあ

> 【0006】本発明の他の目的はプロセッサバスとメモ リパスの連動動作とシステムパスの独立動作を同時に行 うことが可能なパスシステムを提供することにある。

【0007】本発明の更なる目的はシステムバスとメモ リバスの連動動作とプロセッサバスの独立動作を同時に 行うことが可能なパスシステムを提供することにある。

【0008】本発明の更なる他の目的は、システムパ ス、メモリパス、プロセッサパスの3種のパスが少なく とも3本以上相互接続される場合の、各バスの使用効率 を最大とする情報処理装置用パスシステムを提供するこ とにある。

[0009]

【課題を解決するための手段】上記目的を達成するた パスであることを特徴とする請求項13記載の情報処理 50 め、本発明においては、プロセッサパス、メモリバス、

システムバスの3種のバスを少なくとも三叉路状に接続 し、3種のバスのうち、任意の2種を連動動作している 間、他の1種のバスが独立動作可能な構成とする。

【0010】すなわち、本発明においては、少なくとも一個のプロセッサが接続されたプロセッサバス、メインメモリに接続されたメモリバス、少なくとも一個の入出カデバイス(以下I/Oデバイス)などの接続デバイスが接続されたシステムパスの3種のバスを少なくとも三叉路接続するコントロール手段を設け、このコントロール手段により、各種のパスの相互接続を可能とする。

【0011】すなわち、本発明においては、情報処理装置のパスシステムを、少なくとも一個のプロセッサが接続されたプロセッサバスと、メインメモリに接続されたメモリバスと、少なくとも一個の接続デバイスが接続されたシステムパスと、これら3種のパスが接続され、これら3種のパスの相互接続のための接続コントロール手段とで構成する。

【0012】本発明では、この接続コントロール手段は、三種のバスのそれぞれのデータバスが接続され、これらバス上のデータを相互に転送するデータバススイッチング手段と、三種のバスのそれぞれの制御バスとアドレスバスが接続され、これらバス上のコントロール信号及びアドレスを相互に転送すると共に、データパススイッチング手段へのデータバス制御信号を発生するバス・メモリ接続コントローラから構成される。

【0013】好適にはこのデータパススイッチング手段 とバス・メモリ接続コントローラはそれぞれ単独に、あ るいは一体として、一つの集積回路上に構成される。

【0014】更に、本発明においては、三種のバスはそれぞれ一本でなく、三種のバスのいずれかが複数本の場 30 合においても同様に接続コントロール手段を構成し、これらのバスの相互接続を可能とすることができる。

【0015】上述した本発明の構成において、プロセッサバス、メモリバス、システムバスの3種のバスが少なくとも三叉路状に相互に接続されることにより、例えばプロセッサバス上のプロセッサからメモリバス上の主記憶メモリへアクセスするプロセッサバスとメモリバスのみ介して転送され、システムバスを経由しないため、システムバスは独立に動作することが可能となる。一方、シ40ステムバス上の接続デバイスからメモリバス上の主記憶メモリヘアクセスするDMAの場合、データはシステムバスとメモリバスのみ介して転送され、プロセッサバスを経由しないので、プロセッサバスは独立して動作することが可能となる。

【0016】これにより、3種のパスの使用効率を最大限に高めることができる。

[0017]

【実施例】以下、本発明の実施例を図面を用いて詳述する。

【0018】まず、本発明の第一の実施例を図1~図6を用いて説明する。このうち、図2、図3は従来技術におけるパスシステムの構成図を示すが、本発明との比較のためここで詳述する。

【0019】図1、図2、図3において、共通して、101はN個(Nは整数)のプロセッサ、102はキャッシュメモリシステム(cache)、104はメインメモリ(main memory)、105はM個(Mは整数)のシステムパス接続デバイスである。システムバス接続デバイス 10105としては、ディスク・ファイル系コントローラ、描画・表示系コントローラ、ネットワーク・通信系コントローラ等のいわゆる入出力(I/O)デバイスを示す。111はプロセッサバス、112はメモリバス、113はシステムバスである。そして、図1における103は三叉路接続コントローラであり、図2、図3における201、301はバス接続コントローラ、202、302はメモリ接続コントローラである。

【0020】図2、図3に示した従来のバスシステムにおいて、図2ではシステムバス113とメモリバス112が各々バス接続コントローラ201とメモリ接続コントローラ202によって、プロセッサバス111に独立に接続される構成となっている。一方、図3ではプロセッサバス111とメモリバス112が各々バス接続コントローラ301とメモリ接続コントローラ302によってシステムバス113に独立に接続される構成となっている。

【0021】図2の構成においては、システムパス113の接続デバイス105とメモリバス112上のメインメモリとの間でデータ転送を行うDMA動作において、プロセッサパス111を経由する。そのため、プロセッサ101とキャッシュ102間、あるいは複数のプロセッサ101間のデータ転送等のプロセッサバス111の独立動作をDMA動作と同時に行うことができない。一方、図3の構成においては、プロセッサ101とメインメモリ104との間でデータ転送が行われる、所間、プロセッサメインメモリアクセスにおいて、システムバス113を経由することになるため、複数のシステムバス13の独立動作をプロセッサメインメモリアクセスと同時に行うことができない。

【0022】 これに対し、本発明の第一の実施例である 図1のパスシステムでは、プロセッサパス111、メモリパス112及びシステムパス113の3種のパスが、 三叉路接続コントローラ103により、三叉路状に接続 された構成を有する。従って、DMA動作の場合、プロセッサパス111を経由しないので、プロセッサパス111を経由しないので、プロセッサパス111の独立動作をDMA動作と同時に実行することができる。又、プロセッサメインメモリアクセスの場合、システムパス113を経由しないので、システムパス11503の独立動作をプロセッサメインメモリアクセスと同時

K

に実行することができる。これにより、DMA、プロセッサメインメモリアクセスの場合にも、三種のバスの使用効率を最大にすることができる。

【0023】以下、図1に示した本発明の第1の実施例のパスシステムと図2、図3に示した従来のパスシステムの性能評価の一例について述べ、本発明の第一の実施例の効果を定量的に説明する。

【0024】図1、図2、図3のバスシステムにおいて、プロセッサバス111の最大データスループットを400メガバイト/秒、メモリバス112の最大データ 10 スループットを400メガバイト/秒、システムバス113の最大データスループットを200メガバイト/秒とする。又、プロセッサバス111におけるメインメモリアクセスの比率を40%、システムバス113におけるDMAの比率を70%、バス接続コントローラ201及び301の最大バス獲得比率を50%とする。以上の条件で、プロセッサバス111とシステムバス113が共に最大データスループットで動作しようとした場合の各バスシステムの性能評価は下配のとおりである。

【0025】まず、図2の従来のパスシステムでは、シ 20 ステムパス113が最大スループットの200メガパイ ト/秒で動作しようとすると、その70%である140 メガバイト/秒のDMAの要求がバス接続コントローラ 201に送られる。パス接続コントローラ201は、プ ロセッサバス111について、400メガバイト/秒の 50%である200メガバイト/秒までバス獲得が可能 であるため、140メガバイト/秒のDMA要求全てを 獲得する。この結果、システムパス113は200メガ バイト/秒で動作できるが、プロセッサバス111はD MA要求のため、実質的に(400-140)=260 30 メガバイト/秒でしか動作できない。 このとき、プロセ ッサメインメモリアクセスは、260メガパイト/秒の 40%である104メガパイト/秒になる。従って、メ モリバス112への要求は (140+104) = 254メガバイト/秒となり、メモリパス112はこの要求に 対応可能となる。以上をまとめると、図2の従来のパス システムにおける3種のバスの使用効率は、プロセッサ パス111が260/400=65%、メモリパス11 2が254/400=63.5%、システムパス113 が200/200=100%となる。

【0026】次に、図3の従来のパスシステムでは、プロセッサパス111が最大スループットの400メガパイト/砂で動作しようとすると、その40%の160メ*

プロセッサバス1110使用効率 100 % メモリバス112の使用効率 75 % システムバス113の使用効率 100 %

★さて、本発明の具体的な構成を示す実施例に先立ち、 図7、図8を用いて本発明の第2、第3の実施例である パスシステムについて説明する。 8

*ガパイト/秒のメインメモリアクセス要求がパス接続コ ントローラ301に送られる。パス接続コントローラ3 01は、システムパス113について、200メガバイ ト/秒の50%の100メガバイト/秒までしかパスを 獲得できない。従って、プロセッサメインメモリアクセ スは100メガバイト/秒しか処理されず、その結果プ ロセッサバス111は、100メガバイト/秒が40% となる、250メガバイト/秒でしか動作できない。ま たこのときシステムパス113は、実質的に(200-100)=100メガバイト/秒で動作する。従って、 DMA要求は100メガパイト/秒の70%である70 メガバイト/秒になる。この結果、メモリパス112へ の要求は(100+70)=170メガバイト/秒とな り、メモリバス112はこの要求に対応可能である。以 上まとめると、図3の従来のパスシステムにおける3種 のパスの使用効率は、プロセッサパス111が250/ 400=62.5%、メモリパス112が170/40 0=42.5%、システムパス113が100/200 =50%となる。

【0027】これに対し、本発明の第1の実施例である 図1のパスシステムにおいては、プロセッサパス111 が400メガバイト/砂で動作しようとすると、その4 0%の160メガバイト/秒のメインメモリアクセス要 求が、三叉路接続コントローラ103に送られる。又、 システムパス113が200メガバイト/秒で動作しよ うとすると、その70%の140メガバイトのDMA要 求が、それぞれ三叉路接続コントローラ103に送られ る。三叉路接続コントローラ103はプロセッサメイン メモリアクセス要求とDMA要求を合わせて、(160 +140) =300メガパイト/秒の要求をメモリバス 112に送り、メモリバス112はこの要求に応じられ る。従って、プロセッサパス111は400メガパイト /秒で、システムパス113は200メガパイト/秒で 動作することができる。以上により、図1に示した本発 明の第1の実施例のバスシステムにおける三種のパスの 使用効率は、プロセッサバスが400/400=100 %、メモリパス112が300/400=75%、シス テムパス113が200/200=100%となる。

【0028】以上の結果を第1表に示した。表1に明ら 40 かなように、本発明による図1のパスシステムでは、三 種のパスの使用効率が最大になることが理解される。

[0029]☆

【表1】

図 1 図 2 図 3 100 % 65 % 62.5 % 75 % 63.5 % 42.5 % 100 % 100 % 50 %

【0030】図7、図8において、701及び703は 個別のキャッシュメモリシステム(Cache)を接続でき 50 る単独構成型プロセッサ1~N、801は個別のキャッ

シュメモリシステムを接続できるN個のマルチ構成型プ ロセッサである。711及び712は、各々単独構成型 プロセッサ701、703と四叉路接続コントローラ7 05を接続するプロセッサバス、705はプロセッサバ ス711、712、メモリパス112及びシステムパス 113を接続する四叉路接続コントローラである。又、 702、704及び802は、各々プロセッサ701、 703及び801に個別に接続されるキャッシュメモリ システムである。なお、システムパス接続デバイス10 5は、先の実施例と同様のI/Oデバイスである。

【0031】図7に示す本発明の第2の実施例におい て、2本のプロセッサパス711、712、メモリパス 112及びシステムパス113の三種4本のパスが、四 叉路接続コントローラ705によって、四叉路状に接続 されている。プロセッサ701及び703は個別のキャ ッシュメモリシステム702及び704を接続できる単 独構成型プロセッサである。このため、プロセッサ70 1及び703は、各々の個別キャッシュメモリ702及 び704へは、プロセッサバスを介さずに直接アクセス することができるが、プロセッサパスを共有することは 20 できない。

【0032】図7において、四叉路接続コントローラ7 05は、三種4本のバスの接続制御を行うことにより、 プロセッサ701、703間の通信を、DMAと並行し て行ったり、あるいはプロセッサ701によるメインメ モリアクセスと、プロセッサ702によるシステムバス アクセスを並行して行う等の動作を可能としている。こ れにより、本実施例においても先の実施例同様、三種4 本のバスの使用効率を最大にすることができる。

【0033】図8は、図1に示した第1の実施例同様、 プロセッサパス111、メモリパス112及びシステム パス113の三種のパスが、三叉路接続コントローラ1 03により、三叉路上に接続された構成を有する。プロ セッサ801は個別のキャッシュメモリシステム (cach e) を接続できるマルチ構成型プロセッサである。この ため、プロセッサ801の各々は、個別キャッシュメモ リ802へはプロセッサバスを介さずにアクセスでき、 又、プロセッサバス111を共有することができる。更 に、図8の本発明の第3の実施例のパスシステムでは、 図1と同様に、DMAとプロセッサバス111の独立動 40 作を並行して行う、あるいはプロセッサバス111から のメインメモリアクセスとシステムパス113の動作を 並行して行う等の動作が可能であり、これにより第1の 実施例と同様に三種3本のパスの使用効率を最大にする ことができる。

【0034】続いて上述した本発明の実施例の要部の具 体的実施例を図4、図5、図6を用いて詳述する。特に 図1、図7に示した第一、第三の実施例の三叉路接続コ ントローラ103の詳細構成を説明するが、図7に示し た四叉路接続コントローラ705についても同様に構成 50 ス413、メモリデータバス416、システムデータバ

てきる。

【0035】さて、図4は三叉路接続コントローラ10 3の2個の集積回路による構成図を示している。図4に おいて、三叉路接続コントローラ103には、プロセッ サバス111、メモリバス112、システムバス113 が接続されている。これらのパスは、各々、アドレスパ ス411、414、417、制御パス412、415、 418、データパス413、416、419によって構 成される。本実施例において、三叉路接続コントローラ 10 103は2個の集積回路、すなわちパス・メモリ接続コ ントローラ401、データパススイッチ402によって 構成される。但し、三叉路接続コントローラ103は、 1個あるいは3個以上の集積回路によって構成すること もできる。

10

【0036】データパススイッチ402は、プロセッサ データパス413、メモリデータパス416、システム データパス419の3種のデータパスを三叉路状に接続 する。そして、パス・メモリ接続コントローラ401か ら出力されるデータパス制御信号420に従って、3種 のデータパス413、416、419の接続、切離し、 及びデータ入出力方向の制御を行う。一方、バス・メモ リ接続コントローラ401は、プロセッサアドレスパス 411、プロセッサ制御パス412、システムアドレス パス417、システム制御パス418が接続される。そ して、プロセッサバス111とシステムバス113の状 娘を監視する。又、メモリアドレスパス414、メモリ 制御バス415、及びデータパス制御信号412を出力 して、メインメモリ104及びデータパススイッチ40 2を制御する。データパス制御信号412については後 30 で詳述する。

【0037】パス・メモリ接続コントローラ401は、 プロセッサバス111からプロセッサメインメモリアク セスが要求された場合、プロセッサパス111とメモリ パス112を連動動作させて、システムパス113を独 立動作させる。更に、システムバス113からDMAが 要求された場合、システムパス113とメモリパス11 2を連動動作させて、プロセッサバス111を独立動作 させる。又、プロセッサパス111からシステムパス1 13へのアクセス要求、あるいはシステムパス113か らプロセッサバス111へのアクセス要求があった場合 は、プロセッサパス111とシステムパス113を運動 動作させる。又、更にプロセッサバス111からの要求 とシステムパス113からの要求が競合する場合、例え ば、両方から同時にメモリアクセス要求があった場合な どには、いずれか一方のパスに対してウェイト動作を行 う等の調停制御を行う機能を持つ。

【0038】図5は、図4中のデータパススイッチ40 2の一実施例の内部構成を示す図である。図5におい て、507、508、509は各々プロセッサデータバ ス419に接続するデータ入出力ドライバ、501、5 02、503はデータラッチ回路(Latch)、504、 505、506はデータセレクタ (Selector) であ る。デコーダ回路510は、パス・メモリ接続コントロ ーラ401が出力するデータパス制御信号420をデコ ードして、入出力パッファ507、508、509の出 カイネーブル信号 (Enable) 511、512、513 と、データセレクタ504、505、506のセレクト 信号 (Select) 514、515、516を生成する。

各々プロセッサデータバス413、メモリデータバス4 16、システムデータパス419からの入力データがラ ッチされる。セレクタ504、505、506は各々プ ロセッサデータパス413、メモリデータパス416、 システムデータパス419への出力データを、他の2種 のデータバスからの入力データから選択する。これによ り、3種のデータバスのうち任意の1種からの入力デー 夕を他の2種のデータパスの両方に出力する、あるいは 一方にのみデータ出力して他の一方には出力しないとい 号420によって、3種のデータパス全ての運動動作、 あるいは3種のうち任意の2種の連動動作と他の1種の 独立動作を行うことができる。

【0040】図6は、図4中のパス・メモリ接続コント ローラ401の内部構成の一実施例を示す図である。図 6において、601、602、603、604は入出力 ドライバ、605、606、607、608はラッチ回 路 (Latch) である。又、609、610はデコーダ回 路、611、612はエンコーダ回路、613は論理演 算器であるシーケンサ、614はデコーダ回路である。 又、615はセレクタ、616はメモリ制御信号生成 部、617はデータパス制御信号生成部である。

【0041】プロセッサアドレスパス411、プロセッ サ制御パス412、システムアドレスパス417、シス テム制御パス418からの入力信号は、各々入出力ドラ イバ601、602、603、604を介して、ラッチ 回路605、607、606、608にラッチされる。 2種のアドレスパスから入力され、ラッチ回路605、 606にラッチされたアドレスは、各々デコーダ回路6 種の制御パス412、418からの信号入力であるラッ チ回路607、608のデータと合わせて、各々エンコ ーダ回路611及び612によって、プロセッサパス1 11とシステムパス113の状態を示す信号にエンコー ドされる。これにより、パス・メモリ接続コントローラ 401は、プロセッサパス111及びシステムパス11 3の状態を監視することができる。

【0042】エンコーダ回路611、612によりエン コードされたプロセッサパス111及びシステムパス1

12

に入力される。シーケンサ613は、2種のパス11 1、113の状態信号から、各々のバスへの対応、及び メモリパス112の動作を算出し、コード情報として出 力する。シーケンサ613は、汎用のマイクロプロセッ サや、専用のハード構成で構成される。

【0043】シーケンサ613から出力されたコード情 報はデコーダ回路614によりデコードされ、入出力ド ライバ601、602、603、604の出力イネープ ル信号618、619、620、621、セレクタ回路 【0039】データラッチ501、502、503には 10 615のセレクト信号622、メモリ制御信号生成部6 16、データパス制御信号生成部617へのメモリ制御 コード623、及びデータパス制御コード624、及び 入出カドライバ602、604をそれぞれ介したプロセ ッサ制御パス412、システム制御パス418への制御 出力信号625、626として出力される。

【0044】入出カドライバ601は、システムバス1 13からプロセッサバス111へのアクセスが生じた場 合に、システムアドレスパス417からの入出力アドレ スをプロセッサアドレスパス411に出力する。又、入 う制御が行うことができる。従って、データパス制御信 20 出力ドライバ602は、プロセッサ制御バス412に、 プロセッサバス1110仕様で定められた制御出力信号 625を出力する。一方、入出力ドライバ603は、プ ロセッサパス111からシステムパス113へのアクセ スが生じた場合に、プロセッサアドレスパス411から の入出カアドレスをシステムアドレスパス417に出力 する。又、入出力ドライバ604は、システム制御バス 418に、システムバス113の仕様で定められた制御 出力信号626を出力する。

【0045】セレクタ回路615は、プロセッサアドレ スパス411とシステムアドレスパス417からアドレ スが入力され、メモリバス112へのアクセスが生じた 場合に、いずれか一方を選択してメモリアドレスパス4 14に出力する。メモリ制御信号生成部616は、コー ド変換回路として機能し、デコーダ回路614が出力す るメモリ制御コード623をメモリバス112の仕様で 定められたメモリ制御信号に変換してメモリ制御パス4 15に出力する。データバス制御信号生成部617もコ ード変換回路として機能し、デコーダ回路614が出力 するデータパス制御コード624を、データパススイッ 09、610にてデコードされる。デコード結果は、2 40 チ402に対するデータパス制御信号420に変換して 出力する。

> 【0046】以上詳述した三叉路接続コントローラ10 3内のパス・メモリ接続コントローラ401は3種のパ スの接続、切離し、ウェイト等の制御を行うことができ

> 【0047】引き続き、上述した三叉路接続コントロー ラ103内の各種データ、信号についての一実施例を図 9~図19を用いて詳述する。

【0048】図9には、パス・メモリ接続コントローラ 13の状態信号は、論理演算器であるシーケンサ613 50 401からデータパススイッチ402へ出力されるデー

タパス制御信号420と、それに対応してデコーダ51 0でデコードされた入出力ドライバ507、508、5 09のエネーブル信号511、512、513、データ セレクタ504、505、506のセレクト信号51 4、515、516との関係の一例を示している。同図 中、最上段のマスタ (master) 、スレープ(Slave)、リ ード/ライト(Read/Wrete)の各欄は、データ転送 のマスタ・スレープ、及びそのデータ転送がマスタから スレープに対するリード転送かライト転送かを意味して いる。最上段の残りの部分には、図5中の上述の信号5 10 11~516に対応する信号名を記載した。最上段の最 右欄のDT-CNTがデータバス制御信号420であ る。このデータパス制御信号 (DT-CNT) 420は 本実施例では3ビットで表わされる。何も転送を行わな いアイドル状態 (Idel) では、DT-CNT420は 0 ("000") である。

【0049】それぞれのエネーブル信号(DIR-P. DIR-M, DIR-S) 511, 512, 513は、 入出力ドライバ507、508、509のそれぞれが入 力のとき"0"、出力のとき"1"である。セレクト信 20 号(SEL-P) 514は、セレクタ504がメモリバ ス112側を選択するとき"0"、システムパス113 側を選択するとき"1"である。又、セレクト信号(S EL-M) 515は、セレクタ505がプロセッサバス 111 側を選択するとき"0"、システムバス113 側 を選択するとき"1"である。更に、セレクト信号 (S EL-S) 516は、セレクタ506がプロセッサバス 111 側を選択するとき"0"、メモリバス112 側を 選択するとき"1"である。本図により、データパスス イッチ402のデコーダ510に入力されるDT-CN 30 T420により、データパススイッチ402内のセレク 夕504~506、入出力ドライパ507~509の制 御をそれぞれ実行でき、三種のパスの接続方向制御が可 能となる。

【0050】次に、本発明における三叉路接続コントローラ103の動作を図4の三叉路接続コントローラ103に接続されるパスを詳細化した図19の構成図と図17、図18のタイミングチャートを用いて説明する。

【0051】 これらの図において、図1、図4と同一の符号は同一物を意味している。1910、1911はそ 40 れぞれ先のシステムパス接続デパイス105に対応する DMAマスタI/Oデバイス、スレーブI/Oデバイスを示す。図19中で、アクノレッジ信号(ACK)1902はプロセッサ101への応答信号であり、リード時はデータの確定を、ライト時はデータの取り込みを示す。

【0052】ロウアドレスストローブ信号(RAS)1 は、S-STB受信待ちが行われ、S-STBを受けた903、カラムアドレスストローブ信号(CAS)19 ときのリード/ライト判定に従って次のステップS2へ04、ライトイネーブル信号(WE)1905はそれぞ の遷移先が定まる。又、DMAリードのステップS8、れメインメモリ104のメモリ制御パス415に送られ 50 DMAライトのS5では、DMAマスタのS-STBの

14

るメモリコントロール信号の一部である。アドレス選択 信号(AD-MPX)はパス・メモリ接続コントローラ 401の内部信号であり、本信号がハイのときロウアド レスを、ローのときカラムアドレスを出力するものであ る。システムパスグランド信号(S-GNT)1906 は、システムバス接続デバイス105であり、DMAマ スタになりうる [/Oデパイス1910にシステムパス 113を使用許可を与え、DMAマスタになることを可 能にするものである。 アドレス/データストロープ信号 (S-STB) 1907はシステムパスマスタが出力す るもので、DMAアクセスのときはDMAマスタI/O デバイス1910が出力し、プロセッサI/Oアクセス のときは、パス・メモリ接続コントローラ401が出力 し、リード時はアドレスの、ライト時はアドレスとデー 夕両方のそれぞれの確定期間出力される。システムバス スレープ応答信号 (S-ACK) 1908は、システム パススレープの応答信号であり、DMAアクセスの時 は、バス・メモリ接続コントローラ401が出力し、ブ ロセッサシステムパス I / Oアクセスの時はスレープ I **/Oデバイス1911が出力する。リード時はデータの** 確定と、ライト時はデータの取り込みを示す。S-GN T1906, S-STB1907, S-ACK190 8、及びリード/ライトの別を示す信号 (S-REA D) 1909とはシステム制御パス418に送られる制 御出力信号626に属する。システムバスアドレス(S -ADD) はシステムアドレスパス417に送られる。 なお、システムパスリード/ライト信号(S-REA D) はハイ(H) のときリードを示す。

【0053】図16はバスメモリ接続コントローラ401のシーケンサ613の状態遷移の一実施例を示す図である。又、図10~図15は図16に示した各転送種のそれぞれの状態遷移の複数のステップで出力する信号を示す図であり、それぞれプロセッサメインメモリリード、プロセッサメインメモリライト、プロセッサシステムバスデバイスリード、プロセッサシステムバスデバイスライト、DMAリード、DMAライトに対応する。"〇"印が信号のアサートを示し、S-READ1909の"H", "L"はそれぞれ信号値ハイ、ローを出力する意味である。又、信号名の上部に記載されたバーは信号が負論理であることを意味する。

【0054】図16において、図12に対応するプロセッサシステムパスデバイス・リードのステップS2では、システムパススレーブのデータ確定待ちが行われる。図13に対応するプロセッサシステムパスデバイスライトのステップS3では、ライト応答待ちが行われる。図14に対応するDMAリードのステップS1では、S-STB受信待ちが行われ、S-STBを受けたときのリード/ライト判定に従って次のステップS2への遷移先が定まる。又、DMAリードのステップS8、DMAライトのS5では、DMAマスタのS-STBの

ネゲート待ちが行われる。

【0055】図9~図16により規定される転送のタイ ムチャートである図17、図18のタイムチャート中に () で示したものは、各々の信号の出力元である。

【0056】すなわち、(BMCC)はパスメモリ接続 コントローラ401が出力することを、又(I/O)は DMAマスタI/Oデパイス1910、又はプロセッサ システムパス I / Oアクセスのスレープとなったスレー プ1/0デバイス1911をそれぞれ示す。

【0057】さて、図5に示すデータパススイッチ40 10 をまたない。 2のラッチ回路501、502、503はエッジトリガ フリップフロップにより構成され、図17、図18に示 すクロック (CLK) の立ち上がりでラッチされる。ス タート信号(START) 1901はプロセッサ1の出 力する転送起動信号であり、これが出力されているクロ ック(CLK)の立ち上がりでアドレスをラッチして使 用する。その他では、M-ADDはメモリアドレスパス 414に送られるメモリアドレスを示す。又、P-Dat a, M-daia, S-dataはそれぞれプロセッサデータバ ス413、メモリデータパス416、システムデータパ 20 ス419に送られたデータを、示す。更に、P-Laic h, M-Latch, S-Latchはそれぞれラッチ501、 502、503にラッチされたデータを示す。

【0058】図13で示したプロセッサシステムパスデ バイスライトのステップS3では、S-ACKアサート 待ちによるウェイトが1サイクル入っている。又、図1 2 で示したプロセッサシステムバスデバイスリードのス テップS2で、S-ACKアサート待ちによりウェイト が2サイクル入っている。そして、図14に示したDM **AリードのステップS1でS-STBアサート待ちによ 30** るウェイトが1サイクル、ステップS3でS-STBネ ゲート待ちによるウェイトが1サイクル入っていること が図16から明らかである。

【0059】図18で、DMAライトのステップS1で は、やはりS-STBアサート待ちによるウェイトが1 サイクル入っているが、ステップS5でのネゲート待ち はノーウェイトで実行されている。

【0060】以上、詳述してきた図9~図18に示した 方法で、図4、図5、図6のパスメモリ接続コントロー ラ401、データパススイッチ402を動作させること 40 で、図1に示した三叉路接続コントローラ103の一実 施例の動作が理解された。

【0061】図7に示した四叉路接続コントローラ70 5などの構成、動作について、ここでは詳述しないが、 上述の三叉路接続コントローラの構成・動作から容易に 理解される。

【0062】又、上述した図4以下の説明においては、 プロセッサパス111、メモリパス112、システムパ ス113が全てアドレス・データ分離型パスになってい るが、本発明は、アドレス・データ多重型パスにも適用 50 16

できることは言うまでもない。例えば、プロセッサバス 111とシステムパス113がアドレス・データ多重化 パスである場合には、図4において、プロセッサアドレ スパス411とプロセッサデータパス413、及びシス テムアドレスパス417とシステムデータパス419が 各々1本のパスになり、パス・メモリ接続コントローラ 401とデータパススイッチ402の両方に接続される ことになる。その他、本発明の基本概念の下、上述した 実施例にかかわらず、数々の変形がなされうることは言

[0063]

【発明の効果】以上、詳述してきた本発明によれば、ブ ロセッサパス、メモリバス、及びシステムバスの少なく とも3種複数本のパスの内、任意の2種が連動動作して いる間、他の1種が独立動作することができるので、各 バスの使用効率を最大にするという効果がある。特に、 プロセッサバス上に複数のプロセッサが接続されている 場合、又はキャッシュメモリシステムが接続されている 場合等に、DMA動作と複数プロセッサ間、又はプロセ ッサとキャッシュメモリシステム間のデータ転送を同時 に行え、又、プロセッサメインメモリアクセスと複数の システムパス接続デバイス間のデータ転送を同時に行え るなどの効果がある。

【図面の簡単な説明】

【図1】本発明のパスシステムの第1の実施例を示す概 略構成図。

【図2】従来技術のバスシステムの概略構成図。

【図3】従来技術のバスシステムの他の概略構成図。

【図4】本発明の第1の実施例における三叉路接続コン トローラ103の一実施例を示す概略構成図。

【図5】本発明の第1の実施例における三叉路接続コン トローラ103の一実施例におけるデータパススイッチ 402の一実施例を示すプロック図。

【図6】本発明の第1の実施例における三叉路接続コン トローラ103の一実施例におけるパス・メモリ接続コ ントローラ401の一実施例を示すプロック図。

【図7】本発明のバスシステムの第2の実施例を示す概 略構成図。

【図8】本発明のパスシステムの第3の実施例を示す概 略構成図。

【図9】図5に示した本発明のデータパススイッチ40 2内のデコーダ510でデコードされるデータバス制御 **信号420とそのデコード結果の対応を示す図。**

【図10】本発明の実施例におけるプロセッサメインメ モリリードの場合の状態遷移の各ステップにおけるデー タパス制御信号420と各種信号の関係を示す図。

【図11】本発明の実施例におけるプロセッサメインメ モリライトの場合の状態遷移の各ステップにおけるデー タパス制御信号420と各種信号の関係を示す図。

【図12】本発明の実施例におけるプロセッサシステム

バスデバイスリードの場合の状態遷移の各ステップにおけるデータバス制御信号420と各種信号の関係を示す 図。

【図13】本発明の実施例におけるプロセッサシステム バスデバイスライトの場合の状態遷移の各ステップにお けるデータバス制御信号420と各種信号の関係を示す 図。

【図14】本発明の実施例におけるDMAリードの場合の状態遷移の各ステップにおけるデータパス制御信号420と各種信号の関係を示す図。

【図15】本発明の実施例におけるDMAライトの場合の状態遷移の各ステップにおけるデータパス制御信号420と各種信号の関係を示す図。

【図16】図6に示すパス・メモリ接続コントローラ401内のシーケンサ601の状態選移の一実施例を示す 遷移図。 18

【図17】図9~図16により規定されるデータ転送の 一例を示すタイムチャート図。

【図18】図9~図16により規定されるデータ転送の 一例を示す他のタイムチャート図。

【図19】図17、図18にあらわれる信号を示した図4における三叉路接続コントローラ103と各パス111、112、113との接続を具体的に示した構成図。 【符号の説明】

101…N個のプロセッサ、

10 102…キャッシュメモリシステム、

103…三叉路接続コントローラ、

104…メインメモリ、


105…M個のシステムパス接続デバイス、


111…プロセッサバス、

112…メモリバス、

113…システムバス。


【図1】






【図2】


【図3】



[図5]



[図4]




【図11】


2 11

	プロセッサ主に渡りイト											
	DT_CNY	ACK	RAS	CAS	WE	AD MPX	S_GNT	SSTB	S. ACK	S_ADD	9 READ	
31	٥				}]		L.		
\$2	0											
S3	0		0		<u> </u>							
\$4	0		٥		0	0						
_S5	0	٥	0	0	0	٥						
96			0_	٥	0							
			_						_			

【図6】

【図7】





【図9】

Z 9


マ スク	メレ-ブ	7-F/5/A	DIR_P	DZR_M	באות_3	STL_P	SEL M	SFL_S	DT_CNT
i	乙子		511		513				420
	1 FN	0	0	٥	0	0	0	0	
プロセッサ	主記律	⋅R	1	0	0	O	0	٥	
プロセッサ	主安後	W	0	1	0	0	0	0	2
プロセッサ	ソステンホエル	8	1	0	D	1	٥	0	9
プロセッサ	MANKIN	W	0	0	1	0	D	0	4
シスキムバスコ/0	主記度	8	0	0	1	٥.	0	1	5
JUJANUX 1/0	主紀律	W	0	1	0	0	1	0	6

【図8】

[図10]

2 10

77 a



	プロセッサ生記憶リード											
	DT_CNT	ACK	RAS	CAS	WE	AD_MPX	S.GNT	9,570	S_ACK	S_ADD	S_READ	
Si	0											
SŽ	0											
83	0		0									
84	0		0			0						
88	0		0	0		0						
56	0		0	0		0						
87	0	٥				0						
38												

【図12】

2 12

	ブロセッサ システムバス エノロリード												
	DT_CNT	ACK	RAS	CA9	WE	AR MPX	S_ BNT	3_912	9_ACK	9_ADD	READ		
31	0									0	Н		
32	0				l			٥		0	Н		
59	0	0									Н		
34		_											

【図13】

团 /3

0 31

92 0

\$3 O \$4

プロセッサ システムパス I/O ライト DT_CNT ACK RAS CAS WE ND_MPX S 977 S 978 S ACK S ADD S WEAD 0 0


0

【図14】

Ø /4

	pr_ovr	ACK	RAS	CA9	WE	AR MPK	S_GHT	3_S7B	S_ACK	S_ADD	S_READ		
51	0						0						
52	0						0						
33	0		0				0						
34	0		0			0	0						
35	0		0	0		0	0						
56	0		0	o		0	0						
57	0		0	0		0	0						
58	0		0	0		0	0		0				
SP													

【図16】



【図15】

Z 15

D	M/	リラ	1	1

		דאם_דם	ACK	RAS	CAS	WE	AD_MPX	S_RMT	\$_300	5_ACX	S_ADD	S_READ	
	91	0						0					
	52	0						0					
	S 3	0		0				0					
	94	0		٥		0	. 0	o					
ľ	85	0		0	0	٥	0	٥	L	0			
	86			0	0	o			· · · · ·				

(50Nd)

(BH00)

(1/0)

(1/6)

V(2HCc)

(ONICC)

(DHCC)


[図17]

2 17


[図18]

図 18

(B)(C)



[図19]



フロントページの続き

(72) 発明者 木村 光一

神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内

(72) 発明者 川口 仁

神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内

(72) 発明者 油野 一晴

茨城県日立市大みか町五丁目2番1号株式 会社日立製作所大みか工場内

(72)発明者 小林 一司

神奈川県海老名市下今泉810番地株式会社 日立製作所オフイスシステム設計開発セン 夕内 【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第3区分 【発行日】平成11年(1999)7月2日

【公開番号】特開平4-227557

【公開日】平成4年(1992)8月17日

【年通号数】公開特許公報4-2276

【出願番号】特願平3-105536

【国際特許分類第6版】

G06F 13/16

13/36 520

310

13/40

[FI]

G06F 13/16 510

> 13/36 520 D

13/40 310

【手続補正書】

【提出日】平成10年5月8日

【手続補正1】

.【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】 情報処理装置

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】プロセッサと、主記憶メモリと、入出力デ バイスと、該プロセッサと接続したプロセッサバスと、 該主記憶メモリに接続したメモリバスと、該入出力デバ イスと接続したシステムバスとを有する情報処理装置に おいて、該プロセッサバスと該メモリバスと該システム※ *パスと接続してれらのパスを経て該プロセッサと該主記 憶メモリと該入出力デバイスとの間でのデータの転送を 制御する接続装置を備えており、該接続装置は、該プロ セッサと該主記憶メモリとの間で第1のデータ信号およ び第1のアドレス信号を転送するとともに該入出力デバ イスに第1のデータ信号および第1のアドレス信号を転 送しない第1のモードと、該主記憶メモリと該入出力デ バイスとの間で第2のデータ信号および第2のアドレス 信号を転送するとともに該プロセッサに第2のデータ信 号および第2のアドレス信号を転送しない第2のモード と、該入出力デバイスと該プロセッサとの間で第3のデ ータ信号および第3のアドレス信号を転送するとともに 該主記憶メモリに第3のデータ信号および第3のアドレ ス信号を転送しない第3のモードとからなるモードのい ずれかに制御することを特徴とする情報処理装置。

【請求項2】該プロセッサバスには少なくとも一つのキ ャッシュメモリが接続されていることを特徴とする請求 項1記載の情報処理装置。

【手続補正書】

【提出日】平成11年1月18日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】プロセッサと、主記憶メモリと、入出力デ バイスと、該プロセッサと接続したプロセッサバスと、 該主記憶メモリに接続したメモリバスと、該入出力デバ イスと接続したシステムバスとを有する情報処理装置に

おいて、該プロセッサバスと該メモリバスと該システム バスと接続し、これらのバスを経て該プロセッサと該主 記憶メモリと該入出力デバイスとの間でのデータ転送を 行う接続装置を備えており、該接続装置は、該プロセッ サと該主記憶メモリとの間で、該プロセッサバスと該メ モリバスを用いて第1のデータ信号および第1のアドレ ス信号を転送するとともに、該入出力デバイスに該第1 のデータ信号および該第1のアドレス信号を転送しない 第1のモードと、該主記憶メモリと該入出力デバイスと の間で、該メモリバスと該システムバスを用いて、第2 のデータ信号および第2のアドレス信号を転送するとと

もに、該プロセッサに該第2のデータ信号および該第2のアドレス信号を転送しない第2のモードと、該入出力デバイスと該プロセッサとの間で、該システムバスと該プロセッサバスを用いて、第3のデータ信号および第3のアドレス信号を転送するとともに、該主記憶メモリに該第3のデータ信号および該第3のアドレス信号を転送しない第3のモードとからなるモードのいずれか1つのモードでデータの転送を行うことを特徴とする情報処理

装置。

【請求項2】該プロセッサバスには少なくとも一つのキャッシュメモリが接続されていることを特徴とする請求項1記載の情報処理装置。

【請求項3】<u>該プロセッサには少なくとも一つのキャッシュメモリが接続されていることを特徴とする請求項1</u> 記載の情報処理装置。

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ MAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.